中文 | En
新闻中心
新闻中心
NEWS
您的位置: 首页 新闻中心 > 公司动态 > > 沟槽绝缘片
沟槽绝缘片
沟槽绝缘片(SOI,Silicon - On - Insulator)即绝缘衬底上的硅,是一种在半导体领域具有重要地位的材料和技术。
1.结构与原理
SOI呈现出类似三明治的三层式结构。最上层是顶层硅,也叫器件层,用于制作各种半导体器件,比如晶体管 ;中间层是埋氧化层,通常为绝缘的SiO₂层,起到电气隔离的关键作用,可有效减少器件之间的干扰;最底层是硅衬底,为整个结构提供机械支撑。其原理是在硅晶体管之间引入绝缘体物质,使寄生电容大幅减小,从而显著提升器件性能。
2.制备技术
1.注氧隔离技术(SIMOX ):通过向硅片表面注入氧离子,随后在高温下退火,促使氧离子扩散形成氧化层,最终构建出SOI结构。不过,由于该工艺成本较高,目前已逐渐被其他技术取代。
2.硅片键合和反面腐蚀技术(BESOI):先对两个表面生长有高质量热氧化层的抛光硅片进行严格清洗,接着在超净环境中利用范德华力使其键合,并在高温下退火以增强键合强度。之后以其中一片作为衬底,将另一片硅片研磨抛光至所需厚度,进而形成绝缘体上的硅单晶薄膜。
3.智能剥离技术(Smart Cut):这是当下制备SOI硅片的主流技术。先准备两片硅片,对其中一片进行氧化并注入氢离子,形成氢离子层;清洗两片硅片后将它们键合;经过适当的热处理,使注氢片从氢离子层处完整裂开,形成SOI结构;最后对SOI表面进行化学机械抛光,去除残留损伤,为后续器件制备提供光滑表面。
3.性能优势
1.电气性能卓越:有效减小寄生电容,与传统体硅材料相比,SOI器件的运行速度可提高20% - 35%,同时降低漏电情况,功耗能减小35% - 70% 。还彻底消除了体硅CMOS电路中的寄生闩锁效应,抑制衬底的脉冲电流干扰,减少软错误的发生,保障了电路的稳定性和可靠性。
2.工艺与集成优势明显:与现有硅工艺兼容性良好,能够减少约13% - 20%的工序,有助于降低生产成本,提高生产效率。并且可实现更高的集成密度,契合电子设备小型化的发展趋势。
3.环境适应性强:可在较高温度环境下工作,最高工作温度可达300°C,能有效减少过热问题,在一些对温度要求苛刻的环境中也能稳定运行。
4.应用领域
1.集成电路制造
:在高性能处理器、存储器和射频器件等产品的制造中广泛应用。能提供更优的绝缘性能,减少电子器件之间的串扰,提升集成电路的性能和可靠性,同时降低功耗、提高工作速度。
2.微机电系统(MEMS):用于制造加速度计、压力传感器、微型机械开关等器件。其绝缘层可提供良好的机械隔离,减少机械振动对器件性能的影响。
3.光电子领域:适用于制造光调制器、光开关、光探测器等光电子器件。SOI硅片具有较低的光吸收损耗和较高的光导率,有助于提升光电子器件的性能。
4.生物传感器:可用于制造生物芯片、DNA测序器和生物传感器阵列等。其绝缘层能提供更好的生物兼容性,减少背景噪声的影响,提高传感器的灵敏度和准确性,在医疗诊断、环境监测等方面发挥着重要作用。
5.发展方向
1.RF - SOI:
具有独特的硅/绝缘层/硅三层结构,通过绝缘埋层实现器件和衬底的全介质隔离。能以较高的性价比实现更高的线性度和更低的插入损耗,为用户带来更快的数据速度、更长的电池寿命以及更稳定流畅的通信质量,广泛应用于射频领域,如智能手机的开关和天线调谐器 。
2.Power - SOI:主要构造包含单晶顶层硅片、中间氧化埋层及底层的硅基底。由于其晶圆加厚的buriedoxide结构,能有效克服高电压穿透元件的问题,实现功率元件使用上的稳定性,主要应用于BCD功率集成电路制造技术中的高压元件集成。
3.FD - SOI(全耗尽型绝缘体上硅):作为一种平面工艺技术,从结构上看,其晶体管的静电特性优于传统体硅技术。埋氧层可降低源极和漏极之间的寄生电容,有效抑制电子从源极流向漏极,大幅降低导致性能下降的漏电流。此外,还具备背面偏置能力、极好的晶体管匹配特性、可使用接近阈值的低电源电压、对辐射超低敏感以及非常高的晶体管本征工作速度等独特优点,适用于智能手机、物联网、5G、汽车等对高可靠性、高集成度、低功耗、低成本有要求的应用领域。
 


Sub 1: PlutoChip Co., Ltd    -Discrete Devices and Integrated Circuits-    www.plutochip.com
Sub 2: PlutoSilica Co., Ltd   -Silicon Wafer and Glass Wafer Manufactory-
备案号:粤ICP备19154843号